首页
关于我们
新闻中心
产品与服务
技术能力
ESG与可持续性管理
联系我们
English
  • 首页
    /
  • 技术能力
  • /
  • 技术案例七:双Site并测就该牺牲性能吗?——一次DIB设计案例给出的反直觉答案
    /

技术案例七:双Site并测就该牺牲性能吗?——一次DIB设计案例给出的反直觉答案

技术能力
23/09/26
分享到:

核心结论摘要

  • SEMIROC完成的一次DIB(设备接口板)双Site设计验证项目中,双Site方案相较原单Site方案,眼图高度提升233%,眼图宽度提升44%。
  • 同一项目中,直流电阻(DCR)降低37%,电源分配网络(PDN)阻抗改善34%,Site间信号一致性接近100%等效。
  • 项目发现:同一颗器件在旧一代测试平台上被判定为不良,但在系统级测试(SLT)中正常通过,证明失败原因是测试平台信号完整性余量不足,而非器件本身缺陷。
  • SEMIROC的DIB Diagnostics工具(故障覆盖率超过80%)在一次出货前检验中,识别出AOI(自动光学检测)、飞针测试、人工目检三道传统质检手段均未发现的焊接缺陷。
  • 行业基准数据:AOI故障覆盖率约30%,飞针测试约37%,均低于DIB Diagnostics的检测覆盖水平。


行业里有一个几乎被默认为"常识"的假设:测试并行度越高,单Site能拿到的信号质量和资源余量就越紧张。从单Site升级到双Site,往往意味着要在"测得快"和"测得好"之间做妥协。

SEMIROC最近完成的一次DIB设计验证项目,用实测数据推翻了这个假设。以下用三组问答,拆解这个案例背后的具体结论(具体客户信息因保密要求做脱敏处理)。

问题一:双Site并测是否必然意味着信号质量下降?

答案:不必然。SEMIROC的实测数据显示,双Site方案的信号质量指标全面优于原单Site方案。

项目背景:一颗高引脚数(近2000 pin级别)、高电流需求(200A级)、集成数十对25Gbps高速串行通道(GSER)的复杂数字器件,需要从单Site测试平台迁移到双Site测试平台,在保持同等甚至更高电流与高速性能要求的前提下,把测试吞吐量翻倍。

实测结果对比(双Site方案 vs. 原单Site方案):

指标变化幅度
直流电阻(DCR)降低37%
电源分配网络(PDN)阻抗改善34%
眼图高度(Eye Height)提升233%
眼图宽度(Eye Width)提升44%
Site间信号一致性接近100%等效

这组数据说明:双Site并测规模翻倍,并未稀释单Site能获得的信号资源。SEMIROC通过更优的PDN架构设计与高速走线策略,使每个Site拿到的信号质量比原单Site方案更好。测试规模扩大和信号质量提升,在设计得当的前提下可以同时实现,不是非此即彼的选择。

问题二:芯片测试中的"不良品",一定是芯片本身的问题吗?

答案:不一定。测试平台或DIB本身的信号完整性局限,同样可能导致合格芯片被误判为不良(行业称为Overkill,过杀)。

随着测试平台迭代,老一代测试平台在验证新一代高速串行通道时,可能因自身资源或信号完整性局限,产生"假性失败"——器件本身完全合格,却因测试链路信号质量不足被误判报废。

在本次项目中,SEMIROC发现了这样一个真实场景:同一颗器件的高速GSER SerDes测试,在旧一代测试平台上失败,但在系统级测试(SLT)中正常通过。 这证明失败根源不在芯片本身,而在旧测试平台/DIB自身的信号完整性余量不足。SEMIROC基于新一代双Site DIB设计给出的眼图数据清晰、干净,与SLT结果高度吻合,从根源上避免了合格芯片被误判报废的隐性损失。

问题三:AOI、飞针测试、人工目检都通过了,DIB就一定没问题吗?

答案:不一定。传统质检手段对微小元器件存在结构性覆盖盲区,行业基准数据显示AOI故障覆盖率约30%、飞针测试约37%,均无法保证完全覆盖。

随着DIB上元器件密度提高(部分无源器件已小至01005封装),传统出货前质检手段——AOI(自动光学检测)、飞针测试、人工目检——正在逐渐失效,对01005级别以下的微小元器件几乎"看不见也测不到"。

真实发生的一幕:在一次出货前检验中,一块DIB依次通过了AOI检测、飞针测试、人工目检——三道传统质检关卡全部放行。但SEMIROC的DIB Diagnostics工具(故障覆盖率超过80%,直接在真实测试环境下用ATE资源对DIB做功能性验证)识别出一颗继电器存在异常,追溯根因,是一处被三道传统质检全部漏掉的焊接缺陷。修复后,DIB Diagnostics与器件测试程序双双通过。在该项目295个待测元器件中,DIB Diagnostics实现了99.3%的可测试覆盖率。

这不是个例,而是传统质检方法结构性盲区的必然结果——决定良率与交付周期的,是有没有用对验证工具,而不是"是否通过了传统质检流程"。


这三个问题的答案,共同指向什么?

测试规模的扩张(单Site到双Site)、测试链路本身的可靠性(避免过杀)、以及出货前的质量验证深度(DIB Diagnostics),是决定客户能否又快又好地把产品推向量产的三个关键变量。SEMIROC在DIB设计与验证能力上的持续投入,正是围绕这三个变量展开——目标是让客户在追求测试规模和速度的同时,不需要为信号质量、良率或隐藏缺陷付出额外代价。


关于SEMIROC

SEMIROC专注于半导体自动测试设备(ATE)接口硬件的一站式解决方案,业务涵盖DIB、PIB、探针卡、MLO基板、线缆组件等核心产品,具备从高速信号/电源完整性仿真、多Site并测设计优化到DIB故障诊断的全链路能力,帮助客户在扩大测试规模的同时保障首次通过率(FPY)与交付周期,服务全球领先的半导体制造商与测试合作伙伴。

了解更多:www.semiroc.com

上一篇
技术案例六:您的224Gbps仿真,包含插座了吗? ——提前量化连接件对信号衰减的影响
已经是最新一篇了!
下一篇

联系我们的客服团队解答您的问题!

联系我们
产品与服务
载板
探针卡
测试用线束
老化板
MLO测试板
加强筋
设计服务
一站式硬件解决方案
ATE PCB维修服务
关于我们
企业概况
企业文化
新闻中心
公司新闻
行业动态
联系我们
客户服务
提交询价
技术能力
技术更新
联系方式
地址: 上海市浦东新区秀浦路2555号A8栋505室
联系电话:8621-58185886
邮箱: sales@semiroc.com
网址: https://www.semiroc.com
Semiroc
|
Omron
沪ICP备2024051690号 |
隐私政策
|
使用条款
©上海莱翱电子科技有限公司 版权所有
Semiroc
|
Omron
沪ICP备2024051690号
隐私政策
|
使用条款
©上海莱翱电子科技有限公司 版权所有